

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant(s):

F. ITO et aL

Serial No.:

Not Yet Assigned

Filed:

On Even Date Herewith

Title:

A SEMICONDUCTOR DEVICE

LETTER CLAIMING RIGHT OF PRIORITY

Mail Stop: Patent Applications
Commissioner for Patents

May 20, 2004

P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

Under the provisions of 35 USC 119 and 37 CFR 1.55, the applicants hereby claim the right of priority based on **Japanese** Patent Application No. **2003-141911**, filed May 20, 2003.

A certified copy of said Japanese Application is attached.

Respectfully submitted,

ANTONELLI, TERRY, STOUT & KRAUS, LLP

Gregory E. Montone Reg. No. 28, 141

GEM/dks Attachment (703) 312-6600

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 5月20日

出 願 番 号 Application Number:

特願2003-141911

[ST. 10/C]:

[JP2003-141911]

出 願 人
Applicant(s):

株式会社ルネサステクノロジ

re

2004年 4月 91

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】

特許願

【整理番号】

H03003131

【あて先】

特許庁長官殿

【国際特許分類】

H01L 21/60

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目4番1号 株式会社ルネサ

ステクノロジ内

【氏名】

伊藤 富士夫

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目4番1号 株式会社ルネサ

ステクノロジ内

【氏名】

鈴木 博通

【特許出願人】

【識別番号】

503121103

【氏名又は名称】

株式会社ルネサステクノロジ

【代理人】

【識別番号】

100083552

【弁理士】

【氏名又は名称】

秋田 収喜

【電話番号】

03-3893-6221

【手数料の表示】

【予納台帳番号】

014579

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体装置及びその製造方法

【特許請求の範囲】

【請求項1】

その主面に集積回路と複数の電極を有する半導体チップと、

その一端部が前記半導体チップの裏面に固定され、他端部が外部端子として用いられる複数のリードと、

前記半導体チップの複数の電極と、前記半導体チップの外側に位置する前記複数のリードとを接続する複数のワイヤと、

前記半導体チップ、前記複数のリードの一部及び前記複数のワイヤを封止し、 前記複数のリードの他端部をその裏面から露出する樹脂封止体とを有することを 特徴とする半導体装置。

【請求項2】

請求項1に記載の半導体装置において、

前記外部端子は、前記樹脂封止体の側面に沿って配置される第1外部端子と、前記第1外部端子よりも内側に配置され、かつ、前記第1外部端子間に配置された第2外部端子を有することを特徴とする半導体装置。

【請求項3】

請求項1に記載の半導体装置において、

前記複数のリードは、更に、その一端部が前記半導体チップの外側に位置する 複数の第1リードと、前記複数の第1リードの間に配置され、かつ、その一端部 が前記半導体チップの裏面に固定される第2リードとを有し、

前記複数の第1リードの各々は、前記第1外部端子を含み、

前記複数の第2リードの各々は、前記第2外部端子を含むことを特徴とする半 導体装置。

【請求項4】

請求項1に記載の半導体装置において、

更に、前記半導体チップの上面に固定され、かつ、前記樹脂封止体の上面から その一部が露出するスペーサを含むことを特徴とする半導体装置。

【請求項5】

絶縁性基材と、

J-(1)

144

その主面に集積回路と複数の電極を有し、前記絶縁性基材上に固定された半導体チップと、

その一端部が前記絶縁性基材に固定され、他端部が外部端子として用いられる 複数のリードと、

前記半導体チップの複数の電極と、前記絶縁性基材の外側に位置する前記複数 のリードとを接続する複数のワイヤと、

前記絶縁性基材、前記半導体チップ、前記複数のリードの一部及び前記複数の ワイヤを封止し、前記複数のリードの他端部をその裏面から露出する樹脂封止体 とを有することを特徴とする半導体装置。

【請求項6】

請求項5に記載の半導体装置において、

前記外部端子は、前記樹脂封止体の側面に沿って配置される第1外部端子と、前記第1外部端子よりも内側に配置され、かつ、前記第1外部端子間に配置された第2外部端子を有することを特徴とする半導体装置。

【請求項7】

請求項6に記載の半導体装置において、

前記複数のリードは、更に、その一端部が前記絶縁性基材の外側に位置する複数の第1リードと、前記複数の第1リードの間に配置され、かつ、その一端部が前記絶縁性基材に固定される第2リードとを有し、

前記複数の第1リードの各々は、前記第1外部端子を含み、

前記複数の第2リードの各々は、前記第2外部端子を含むことを特徴とする半 導体装置。

【請求項8】

請求項5に記載の半導体装置において、

更に、前記半導体チップの上面に固定され、かつ、前記樹脂封止体の上面から その一部が露出するスペーサを含むことを特徴とする半導体装置。

【請求項9】

樹脂封止体の裏面からリードの一部を露出することによって得られる外部端子 を有する半導体装置の製造方法であって、

- (a) その主面に集積回路と複数の電極を有する半導体チップと、複数のリード とを供給する工程と、
- (b) 前記複数のリードの一端部を前記半導体チップの裏面に固定する工程と、
- (c) 前記半導体チップの外側に位置する前記複数のリード部分と、前記半導体チップの電極とを複数のワイヤで接続する工程と、
- (d) 前記半導体チップの上面上にスペーサを形成する工程と、
- (e) 前記半導体チップ、前記複数のリード及び前記複数のワイヤを樹脂封止体により封止する工程とを有し、

前記樹脂封止体は、成形金型のキャビティ内に樹脂を注入するトランスファ・ モールディング法により形成され、

前記樹脂封止体は、前記スペーサの一部が前記成形金型のキャビティの内面に接触した状態で前記樹脂を注入することによって形成されることを特徴とする半導体装置の製造方法。

【請求項10】

請求項9に記載の半導体装置の製造方法において、

前記半導体チップは、半導体ウエハをダイシングすることによって得られる複数の半導体チップの一つであり、

前記スペーサは、前記半導体ウエハのダイシングに先立って、前記半導体ウエハの状態で前記複数の半導体チップの各々上に形成されることを特徴とする半導体装置の製造方法。

【請求項11】

請求項10に記載の半導体装置の製造方法において、

前記スペーサは、シリコン片から形成されることを特徴とする半導体装置の製造方法。

【請求項12】

請求項11に記載の半導体装置の製造方法において、

前記シリコン片は、シリコンウエハをダイシングすることによって得られる複

数のシリコン片の一つであり、前記シリコンウエハのダイシングに先立って、前記半導体ウエハ上に前記シリコンウエハを張り合わせる工程と、その後、前記シリコンウエハをダイシングする工程を含むことを特徴とする半導体装置の製造方法。

【請求項13】

請求項10に記載の半導体装置の製造方法において、

前記スペーサは、絶縁層により形成され、

前記絶縁層は、印刷により形成されることを特徴とする半導体装置の製造方法

【請求項14】

0

請求項13に記載の半導体装置の製造方法において、

前記絶縁層は、ポリイミド層であることを特徴とする半導体装置の製造方法。

【請求項15】

樹脂封止体の裏面からリードの一部を露出することによって得られる外部端子 を有する半導体装置の製造方法において、

- (a) その主面に集積回路と複数の電極を有する半導体チップと、その一端部が 絶縁性基材に固定された複数のリードとを供給する工程と、
 - (b) 前記絶縁性基材上に半導体チップを固定する工程と、
- (c) 前記半導体チップの外側に位置する複数のリード部分と前記半導体チップ の電極とを複数のワイヤで接続する工程と、
 - (d) 前記半導体チップの上面上にスペーサを形成する工程と、
- (e) 前記半導体チップ、前記絶縁性基材、前記複数のリード及び前記複数のワイヤを樹脂封止体により封止する工程とを有し、

前記樹脂封止体は、成形金型のキャビティ内に樹脂を注入するトランスファ・モールディング法により形成され、前記樹脂封止体は、前記スペーサの一部が前記成形金型のキャビティの内面に接触した状態で前記樹脂を注入することによって形成されることを特徴とする半導体装置の製造方法。

【請求項16】

配線基板上に複数の半導体チップを搭載する半導体装置の製造方法であって、

- (a) 各々が集積回路と複数の電極を有する第1及び第2半導体チップを準備する工程と、
- (b) 前記配線基板の一主面上に前記第1半導体チップを搭載する工程と、
- (c) 前記第1半導体チップ上にスペーサを介して前記第2半導体チップを積層する工程と、
- (d) 前記第1及び第2半導体チップの各々の電極と、前記配線基板の一主面上 に配置された複数の端子とを複数のワイヤで接続する工程と、
- (e) 前記配線基板の一主面上において、前記第1及び第2半導体チップ、及び 前記ワイヤを樹脂封止体により封止する工程とを有し、

前記第1半導体チップは、半導体ウエハをダイシングすることによって得られる複数の半導体チップの一つであり、

前記スペーサは、前記半導体ウエハのダイシングに先立って、前記半導体ウエ ハの状態で前記複数の半導体チップの各々上に形成され、

前記工程(b)は、前記スペーサが形成された前記第1半導体チップを前記配線基板の一主面上に搭載する工程を含むことを特徴とする半導体装置の製造方法

【請求項17】

請求項16に記載の半導体装置の製造方法において、

前記半導体ウエハの裏面をグラインデイング及びスピンエッチングすることに よってその厚さを薄型化する工程を更に含み、

前記スペーサは、前記半導体ウエハを薄型化する工程の後に、前記半導体ウエハ上に搭載されることを特徴とする半導体装置の製造方法。

【請求項18】

- リードフレームのチップ搭載部上に複数の半導体チップを搭載する半導体装置の製造方法において、
- (a) 各々が集積回路と複数の電極を有する第1及び第2半導体チップを準備する工程と、
- (b) 前記チップ搭載部上に前記第1半導体チップを搭載する工程と、
- (c) 前記第1半導体チップ上にスペーサを介して前記第2半導体チップを積層

する工程と、

- (d) 前記第1及び第2半導体チップの各々の電極と、前記リードフレームの複数のリードとを複数のワイヤで接続する工程と、
- (e) 前記チップ搭載部、前記複数のリードの一部、前記第1及び第2半導体チップ及び前記複数のワイヤを樹脂封止体により封止する工程とを有し、

前記第1半導体チップは、半導体ウエハをダイシングすることによって得られる複数の半導体チップの一つであり、

前記スペーサは、前記半導体ウエハのダイシングに先立って、前記半導体ウエ ハの状態で前記複数の半導体チップの各々上に形成され、

前記工程(b)は、前記スペーサが形成された前記第1半導体チップを前記チップ搭載部上に搭載する工程を含むことを特徴とする半導体装置の製造方法。

【請求項19】

請求項18に記載の半導体装置の製造方法において、

前記半導体ウエハの裏面をグラインデイング及びスピンエッチングすることに よってその厚さを薄型化する工程を更に含み、

前記スペーサは、前記半導体ウエハを薄型化する工程の後に、前記半導体ウエハ上に搭載されることを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

 $[0\ 0\ 0\ 1]$

【発明の属する技術分野】

本発明は、半導体装置及びその製造技術に関し、特に、樹脂封止体の裏面(実装面)からリードの一部を露出することによって得られる外部端子を有する半導体装置に適用して有効な技術に関するものである。

 $[0\ 0\ 0\ 2\]$

【従来の技術】

集積回路が搭載された半導体チップを樹脂封止してなる半導体装置においては、様々なパッケージ構造のものが提案され、製品化されている。その中の1つに、例えばQFN(Quad Flatpack Non-Leaded Package)型と呼称される半導体装置が知られている。このQFN型半導体装置は、半導体チップの電極と電

気的に接続されたリードを外部端子として樹脂封止体の裏面から露出させたパッケージ構造になっているため、半導体チップの電極と電気的に接続されたリードを樹脂封止体の側面から突出させて所定の形状に折り曲げ成型したパッケージ構造、例えばQFP(Quad Flatpack Package)型と呼称される半導体装置と比較して、平面サイズの小型化を図ることができる。

[0003]

QFN型半導体装置は、その製造においてリードフレームが使用される。リードフレームは、金属板に精密プレスによる打ち抜き加工やエッチング加工を施して所定のパターンを形成することによって製造される。リードフレームは、外枠及び内枠を含むフレーム本体で区画された複数の製品形成領域を有し、各製品形成領域には、半導体チップを搭載するためのチップ搭載部(タブ、ダイパッド)や、このチップ搭載部の周囲に先端部(一端部)を臨ませる複数のリード等が配置されている。チップ搭載部は、リードフレームのフレーム本体から延在する吊りリードによって支持されている。リードは、その一端部(先端部)と反対側の他端部がリードフレームのフレーム本体に支持されている。

[0004]

このようなリードフレームを使用してQFN型半導体装置を製造する場合、リードフレームのチップ搭載部に半導体チップを固定し、その後、半導体チップの電極とリードとを導電性のワイヤで電気的に接続し、その後、半導体チップ、ワイヤ、支持体、吊りリード等を樹脂封止して樹脂封止体を形成し、その後、リードフレームの不要な部分を切断除去する。

$[0\ 0\ 0\ 5]$

QFN型半導体装置の樹脂封止体は、大量生産に好適なトランスファ・モールディング法(移送成形法)によって形成される。トランスファ・モールディング法による樹脂封止体の形成は、成形金型(モールディング金型)のキャビティ(樹脂充填部)の内部に、半導体チップ、リード、チップ搭載部、吊りリード、及びボンディングワイヤ等が配置されるように、成形金型の上型と下型との間にリードフレームを位置決めし、その後、成形金型のキャビティの内部に熱硬化性樹脂を注入することによって行われる。

[0006]

なお、QFN型半導体装置については、例えば特開2001-244399号公報(特許文献1)に開示されている。また、同公報には、樹脂封止体の形成方法として、複数の製品形成領域を有するリードフレームを使用し、各製品形成領域に搭載された半導体チップを各製品形成領域毎に樹脂封止する個別方式のトランスファ・モールディング法や、複数の製品形成領域を有するリードフレームを使用し、各製品形成領域に搭載された半導体チップを一括して樹脂封止する一括方式のトランスファ・モールディング法も開示されている。更に、同公報には、パッケージ構造として、チップ搭載部の平面サイズを半導体チップの平面サイズよりも小さくした、所謂小夕ブ構造も開示されている。

[0007]

【特許文献1】

特開2001-244399号公報

[0008]

【発明が解決しようとする課題】

本発明者は、QFN型半導体装置について検討した結果、以下の問題点を見出 した。

[0009]

(1) 樹脂封止体の裏面からリードを露出させて外部端子を構成するパッケージ構造は、成形金型のキャビティの内面にリードが接するように、成形金型にリードフレームを位置決めし、その後、成形金型のキャビティの内部に樹脂を注入することによって得られるが、リードの先端部はどこにも支持されておらず、フリーになっているため、キャビティの内部に注入された樹脂の流動によってリードが変動し易い。このモールディング時のリード変動は、キャビティとリードとの密着性を低下させる要因となるため、樹脂封止体の裏面電極(外部端子)となるリード露出部がレジンバリ(レジンフラッシュ)によって覆われてしまうといった不具合が発生し易くなる。このレジンバリによる不具合は、配線基板に半導体装置を半田付け実装する時の信頼性を低下させる要因となる。また、レジンバリを除去するための工程が必要となり、製造コストの増加を招く要因ともなる。こ

9/

のようなレジンバリによる不具合は、以下に示す場合において更に発生し易くな る。

[0010]

QFN型半導体装置においても、半導体チップに搭載される集積回路の高機能 化、高性能化に伴って端子数を増やす(多ピンを図る)必要がある。多ピン化は 樹脂封止体の平面サイズ(パッケージサイズ)の大型化を招くため、できるだけ パッケージサイズを変えずに多ピン化を図る必要がある。パッケージサイズを変 えずに多ピン化を図るためには、リードを微細化する必要があるが、リードの微 細化に伴って外部端子も微細化されてしまう。外部端子は、実装時の信頼性を確 保するために所定の面積が必要であることから、あまり小さくすることができな い。従って、パッケージサイズを変えずに多ピン化を図ろうとした場合、端子数 をそれほど増やすことができないので、大幅な多ピン化ができない。

$[0\ 0\ 1\ 1]$

そこで、外部端子の面積を確保し、パッケージサイズを変えずに多ピン化を図 るためには、リードの端子部(外部端子として使用される部分)の幅を選択的に 広くし、リードの端子部をリード配列方向に沿って千鳥配列にすることが有効で ある。しかしながら、このような場合、モールディング工程において、半導体チ ップ側に位置する端子部は、リードの他端部側を上下方向からクランプする成型 金型のクランプ部から離れるため、成型金型のキャビティの内面とリードの端子 部との密着性が低くなる。更に、リードの先端部はフリーになっているため、キ ャビティの内部に注入された樹脂の流動によってリードが変動し易い。従って、 このような場合は、リードの端子部がレジンバリによって覆われてしまうといっ た不具合が更に発生し易くなる。

$[0\ 0\ 1\ 2]$

(2)小タブ構造は、平面サイズが異なる数種類の半導体チップを搭載すること ができるため、生産性の合理化や低コスト化を図ることができる。しかしながら 、平面サイズが異なる数種類の半導体チップを搭載するために、リードのチップ 側の先端は、平面サイズが最も大きい半導体チップの外形にあわせて短くカット する必要があり、特に小さい半導体チップの搭載時にはボンディングワイヤの長 さが長くなり、ワイヤ流れによる信頼性低下の懸念がある。

[0013]

なお、前述の特許文献1では、半導体パッケージ全体の薄型化を図る手段について具体的に論じられていない。また、半導体パッケージの低コスト化を図る手段についても具体的に論じられていない。

[0014]

本発明の目的は、半導体装置の実装信頼性の向上を図ることが可能な技術を提供することにある。

[0015]

本発明の他の目的は、半導体装置の薄型化を図ることが可能な技術を提供することにある。

[0016]

本発明の他の目的は、半導体装置の低コスト化を図ることが可能な技術を提供することにある。

[0017]

本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。

[0018]

【課題を解決するための手段】

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば 、下記のとおりである。

$[0\ 0\ 1\ 9]$

(1) 樹脂封止体の裏面からリードの一部を露出することによって得られる外部 端子を有する半導体装置において、

前記リードの一端部を半導体チップの裏面に固定し、かつ、前記半導体チップの外側に位置する前記リード部分と前記半導体チップの電極とをワイヤで接続する。

[0020]

(2) 前記(1) において、

前記外部端子は、前記樹脂封止体の側面に沿って配置される第1外部端子と、前記第1外部端子よりも内側に配置され、かつ、前記第1外部端子間に配置された第2外部端子とを有する。

[0021]

(3) 前記(2) において、

前記リードは、更に、その一端部が前記半導体チップの外側に位置する複数の第1リードと、前記複数の第1リードの間に配置され、かつ、その一端部が前記半導体チップの裏面に固定される第2リードとを有し、

前記複数の第1リードの各々は、前記第1外部端子を含み、

前記複数の第2リードの各々は、前記第2外部端子を含む。

[0022]

(4) 前記(1) において、

前記半導体装置は、更に、前記半導体チップの上面に固定され、かつ、前記樹 脂封止体の上面からその一部が露出する部材(スペーサ)を含む。

[0023]

(5) 樹脂封止体の裏面からリードの一部を露出することによって得られる外部 端子を有する半導体装置において、

前記リードの一端部を絶縁性基材により固定し、前記絶縁性基材上に半導体チップを固定し、かつ、前記絶縁性基材の外側に位置する前記リード部分と半導体チップの電極とをワイヤで接続する。

[0024]

(6) 前記(5) において、

前記外部端子は、前記樹脂封止体の側面に沿って配置される第1外部端子と、前記第1外部端子よりも内側に配置され、かつ、前記第1外部端子間に配置された第2外部端子を有する。

[0025]

(7) 前記(6) において、

前記リードは、更に、その一端部が前記絶縁性基材の外側に位置する複数の第 1リードと、前記複数の第1リードの間に配置され、かつ、その一端部が前記絶 縁性基材に固定される第2リードとを有し、

前記複数の第1リードの各々は、前記第1外部端子を含み、

前記複数の第2リードの各々は、前記第2外部端子を含む。

[0026]

(8) 前記(5) において、

前記半導体装置は、更に、前記半導体チップの上面に固定され、かつ、前記樹脂封止体の上面からその一部が露出する部材(スペーサ)を含む。

[0027]

- (9) 樹脂封止体の裏面からリードの一部を露出することによって得られる外部 端子を有する半導体装置の製造方法において、
 - (a) 前記リードの一端部を半導体チップの裏面に固定する工程と、
- (b) 前記半導体チップの外側に位置する前記リード部分と前記半導体チップの 電極とをワイヤで接続する工程と、
- (c) 前記半導体チップの上面上に部材 (スペーサ) を形成する工程と、
- (d) 前記半導体チップ、前記リード及び前記ワイヤを樹脂封止体により封止する工程とを有し、

前記樹脂封止体は、成形金型のキャビティ内に樹脂を注入するトランスファ・モールディング法により形成され、

前記樹脂封止体は、前記部材(スペーサ)の一部が前記成形金型のキャビティの内面に接触した状態で前記樹脂を注入することによって形成される。

[0028]

(10) 前記(9) において、

前記半導体チップは、半導体ウエハをダイシングすることによって得られる複数の半導体チップの一つであり、

前記部材(スペーサ)は、前記半導体ウエハのダイシングに先立って、前記半 導体ウエハの状態で前記複数の半導体チップの各々上に形成される。

[0029]

(11)前記(10)において、

前記部材(スペーサ)は、シリコン片から形成される。

[0030]

(12) 前記(11) において、

前記シリコン片は、シリコンウエハをダイシングすることによって得られる複数のシリコン片の一つであり、

前記シリコンウエハのダイシングに先立って、前記半導体ウエハ上に前記シリコンウエハを張り合わせる工程と、その後、前記シリコンウエハをダイシングする工程を含む。

[0031]

(13) 前記(10) において、

前記部材(スペーサ)は絶縁層により形成され、前記絶縁層は印刷により形成される。

[0032]

(14) 前記(13) において、

前記絶縁層は、ポリイミド層である。

[0033]

- (15) 樹脂封止体の裏面からリードの一部を露出することによって得られる外 部端子を有する半導体装置の製造方法において、
 - (a) 前記リードの一端部を絶縁性基材に固定する工程と、
 - (b) 前記絶縁性基材上に半導体チップを固定する工程と、
- (c) 前記半導体チップの外側に位置する前記リード部分と前記半導体チップの電極とをワイヤで接続する工程と、
- (d) 前記半導体チップの上面上に部材 (スペーサ) を形成する工程と、
- (e) 前記半導体チップ、前記絶縁性基材、前記リード及び前記ワイヤを樹脂封 止体により封止する工程とを有し、

前記樹脂封止体は、成形金型のキャビティ内に樹脂を注入するトランスファ・ モールディング法により形成され、

前記樹脂封止体は、前記部材(スペーサ)の一部が前記成形金型のキャビティの内面に接触した状態で前記樹脂を注入することによって形成される。

[0034]

- (16) 配線基板上に複数の半導体チップを搭載する半導体装置の製造方法において、
- (a) 各々が集積回路と複数の電極を有する第1及び第2半導体チップを準備する工程と、
- (b) 前記配線基板の一主面上に前記第1半導体チップを搭載する工程と、
- (c) 前記第1半導体チップ上にスペーサを介して前記第2半導体チップを積層する工程と、
- (d) 前記第1及び第2半導体チップの各々の電極と、前記配線基板の一主面上 に配置された複数の端子とをワイヤで接続する工程と、
- (e) 前記配線基板の一主面上において、前記第1及び第2半導体チップ、及び 前記ワイヤを樹脂封止体により封止する工程とを有し、

前記第1半導体チップは、半導体ウエハをダイシングすることによって得られる複数の半導体チップの一つであり、

前記スペーサは、前記半導体ウエハのダイシングに先立って、前記半導体ウエ ハの状態で前記複数の半導体チップの各々上に形成され、

前記工程(b)は、前記スペーサが形成された前記第1半導体チップを前記配線基板の一主面上に搭載する工程を含む。

[0035]

(17) 前記(16) において、

前記半導体ウエハの裏面をグラインデイング及びスピンエッチングすることに よってその厚さを薄型化する工程を更に含み、

前記スペーサは、前記半導体ウエハを薄型化する工程の後に、前記半導体ウエ ハ上に搭載される。

[0036]

- (18) リードフレームのチップ搭載部上に複数の半導体チップを搭載する半導体装置の製造方法において、
- (a) 各々が集積回路と複数の電極を有する第1及び第2半導体チップを準備する工程と、
- (b) 前記チップ搭載部上に前記第1半導体チップを搭載する工程と、

- (c)前記第1半導体チップ上にスペーサを介して前記第2半導体チップを積層する工程と、
- (d) 前記第1及び第2半導体チップの各々の電極と、前記リードフレームの複数のリードとをワイヤで接続する工程と、
- (e) 前記チップ搭載部、前記複数のリードに1部、前記第1及び第2半導体チップ及び前記ワイヤを樹脂封止体により封止する工程とを有し、

前記第1半導体チップは、半導体ウエハをダイシングすることによって得られる複数の半導体チップの一つであり、

前記スペーサは、前記半導体ウエハのダイシングに先立って、前記半導体ウエ・ ・ ハの状態で前記複数の半導体チップの各々上に形成され、

前記工程(b)は、前記スペーサが形成された前記第1半導体チップを前記チップ搭載部上に搭載する工程を含む。

(19) 前記(18) において、

前記半導体ウエハの裏面をグラインデイング及びスピンエッチングすることに よってその厚さを薄型化する工程を更に含み、

前記スペーサは、前記半導体ウエハを薄型化する工程の後に、前記半導体ウエハ上に搭載される。

[0037]

【発明の実施の形態】

以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

[0038]

(実施形態1)

本実施形態1では、QFN型半導体装置に本発明を適用した例について説明する。

[0039]

図1は、本実施形態1の半導体装置の外観を示す模式的平面図(上面図)であり、

図2は、本実施形態1の半導体装置の外観を示す模式的底面図(下面図)であり、

図3は、本実施形態1の半導体装置の内部構造を示す模式的平面図(上面図)であり、

図4は、図3の一部を拡大した模式的平面図であり、

図5は、本実施形態1の半導体装置の内部構造を示す模式的底面図(下面図) であり、

図6は、図5の一部を拡大した模式的底面図であり、

図7は、本実施形態1の半導体装置の内部構造を示す模式的断面図 ((a)は図3のa-a線(第1のリード)に沿った断面図, (b)は図3のb-b線(第2のリード)に沿った断面図)である。

[0040]

なお、図3及び図4において、図面を見易くするため、後述するワイヤは一部 省略している。

[0041]

本実施形態1の半導体装置1 a は、図1乃至図6、並びに図7 ((a), (b))に示すように、半導体チップ2、複数のリード5からなる第1乃至第4のリード群、複数のボンディングワイヤ7、及び樹脂封止体8等を有するパッケージ構造になっている。半導体チップ2、第1乃至第4のリード群の複数のリード5、並びに複数のボンディングワイヤ7等は、樹脂封止体8によって封止されている。

[0042]

半導体チップ2は、図3に示すように、その厚さ方向と交差する平面形状が方形状になっており、本実施形態では例えば正方形になっている。半導体チップ2は、これに限定されないが、例えば、半導体基板、この半導体基板の主面に形成された複数のトランジスタ素子、前記半導体基板の主面上において絶縁層、配線層の夫々を複数段積み重ねた多層配線層、この多層配線層を覆うようにして形成された表面保護膜(最終保護膜)等を有する構成になっている。絶縁層は、例えば酸化シリコン膜で形成されている。配線層は、例えばアルミニウム(A1)、

又はアルミニウム合金、又は銅(Cu)、又は銅合金等の金属膜で形成されている。表面保護膜は、例えば、酸化シリコン膜又は窒化シリコン膜等の無機絶縁膜及び有機絶縁膜を積み重ねた多層膜で形成されている。

[0043]

半導体チップ2は、図3及び図7((a),(b))に示すように、互いに反対側に位置する主面(回路形成面)2x及び裏面2yを有し、半導体チップ2の主面2x側には集積回路が構成されている。集積回路は、主に、半導体基板の主面に形成されたトランジスタ素子、及び多層配線層に形成された配線によって構成されている。

[0044]

半導体チップ2の主面2xには、複数のボンディングパッド(電極)3が形成されている。複数のボンディングパッド3は、半導体チップ2の各辺に沿って配置されている。複数のボンディングパッド3は、半導体チップ2の多層配線層のうちの最上層の配線層に形成され、各々のボンディングパッド3に対応して半導体チップ2の表面保護膜に形成されたボンディング開口によって露出されている

[0045]

樹脂封止体 8 は、図 1 乃至図 3 に示すように、厚さ方向と交差する平面形状が 方形状になっており、本実施形態では例えば正方形になっている。樹脂封止体 8 は、図 1、図 2 及び図 7 に示すように、互いに反対側に位置する主面(上面) 8 x 及び裏面(下面,実装面) 8 y を有し、樹脂封止体 8 の平面サイズ(外形寸法)は、半導体チップ 2 の平面サイズ(外形寸法)よりも大きくなっている。

[0046]

樹脂封止体8は、低応力化を図る目的として、例えば、フェノール系硬化剤、シリコーンゴム及びフィラー等が添加されたビフェニール系の熱硬化性樹脂で形成されている。樹脂封止体8の形成方法としては、大量生産に好適なトランスファ・モールディング法を用いている。トランスファ・モールディング法は、ポット、ランナー、樹脂注入ゲート、及びキャビティ等を備えた成形金型(モールディング金型)を使用し、ポットからランナー及び樹脂注入ゲートを通してキャビ

ティの内部に熱硬化性樹脂を注入して樹脂封止体を形成する方法である。

[0047]

樹脂封止型半導体装置の製造においては、複数の製品形成領域を有するリードフレームを使用し、各製品形成領域に搭載された半導体チップを各製品形成領域毎に樹脂封止する個別方式のトランスファ・モールディング法や、複数の製品形成領域を有するリードフレームを使用し、各製品形成領域に搭載された半導体チップを一括して樹脂封止する一括方式のトランスファ・モールディング法が採用されている。本実施形態1の半導体装置1aの製造では、個別方式のトランスファ・モールディング法を採用している。

[0048]

第1乃至第4のリード群は、図3及び図4に示すように、樹脂封止体8の4辺に対応して配置され、各リード群の複数のリード5は、樹脂封止体8の辺に沿って配列されている。また、各リード群の複数のリード5は、樹脂封止体8の側面8 z 側から半導体チップ2に向かって延在している。

[0049]

半導体チップ2の複数のボンディングパッド3は、第1乃至第4のリード群の複数のリード5と夫々電気的に接続されている。本実施形態1において、半導体チップ2のボンディングパッド3とリード5との電気的な接続は、ボンディングワイヤ7で行われており、ボンディングワイヤ7の一端部は、半導体チップ2のボンディングパッド3に接続され、ボンディングワイヤ7の一端部と反対側の他端部は、半導体チップ2の外側(周囲)において、リード5に接続されている。ボンディングワイヤ7としては、例えば金(Au)ワイヤを用いている。また、ワイヤ7の接続方法としては、例えば熱圧着に超音波振動を併用したネイルヘッドボンディング(ボールボンディング)法を用いている。

[0050]

図3乃至図6、並びに図7((a), (b))に示すように、各リード群の複数のリード5は、一端部側(半導体チップ2に近い側)と反対側の他端部側(樹脂封止体8の側面8zに近い側)に端子部6が設けられた複数のリード5a及び複数のリード5bを含んでいる。リード5bの端子部6bは、樹脂封止体8の側

面8 z (周縁) の近傍に配置され、リード5 a の端子部6 a は、リード5 b の端子部6 b よりも内側、換言すれば、リード5 a の端子部6 a よりも樹脂封止体8 の側面8 z (周縁) から離れた位置に配置されている。即ち、図7 ((a), (b)) に示すように、樹脂封止体8の側面8 z (周縁) から内側に離間する端子部6 a の距離L1は、樹脂封止体8の側面8 z (周縁) から内側に離間する端子部6 b の距離L2よりも長くなっている。

[0051]

図7((a),(b))に示すように、端子部(6a,6b)6は、リード(5a,5b)5と一体に形成されており、端子部6を除くリード5の他の部分の厚さは、端子部6よりも薄くなっている(端子部6の厚さ>他の分部の厚さ)。また、図4に示すように、端子部(6a,6b)6の幅6Wは、リード5の一端部側と反対側の他端部側における終端分部での幅5Wよりも広くなっている。

[0052]

図3及び図4に示すように、各リード群の複数のリード5は、リード5aとリード5bとが互いに隣り合うようにリード5a及びリード5bを一方向に沿って (樹脂封止体8の辺に沿って)交互に繰り返し配置した構成になっている。

[0053]

図2及び図7((a),(b))に示すように、リード(5a,5b)5の端子部(6a,6b)6は、樹脂封止体8の裏面8yから露出し、外部端子として用いられている。端子部6の先端部には、例えばメッキ法、若しくは印刷法によって形成された半田層9が設けられている。本実施形態1の半導体装置1aは、これらの接続部(5a,5b)を配線基板の電極(フットプリント,ランド,パッド)に半田付けすることによって実装される。

[0054]

各リード群において、複数のリード5の夫々の端子部6は、図2乃至図6に示すように、樹脂封止体8の辺に沿って千鳥状に2列配置されている。樹脂封止体8の辺に最も近い1列目の列は端子部5bで構成され、1列目よりも内側に位置する2列目の列は端子部5aで構成されている。図2及び図4に示すように、1列目の端子部5bの配列ピッチP2、及び2列目の端子部5aの配列ピッチP1

は、リード5の他端部側の終端部における配列ピッチ5Pよりも広くなっている

[0055]

[0056]

本実施形態1の半導体装置1 a は、前述したように、樹脂封止体8の裏面8 y から露出し、外部端子として使用される端子部6 b が設けられたリード5 b と、樹脂封止体8の裏面8 y から露出し、外部端子として使用され、かつ端子部6 b よりも内側に位置する端子部6 a が設けられたリード5 a とを有し、

リード5aとリード5bは、互いに隣り合うようにして樹脂封止体8の辺に沿って交互に繰り返し配置され、

端子部(6 a, 6 b)の幅6 Wは、リード(5 a, 5 b)の他端部側の終端部における幅5 Wよりも広くなっている。

このようなパッケージ構造にすることにより、リード(5 a, 5 b)を微細化しても、実装時の信頼性を確保するために必要な端子部(6 a, 6 b)の面積を確保できるため、パッケージサイズを変えることなく、多ピン化を図ることができる。

[0057]

図5及び図6、並びに図7((a),(b))に示すように、リード5aの一

端部側は、接着材4を介在して半導体チップ2の裏面2yに接着固定され、その一端部側と反対側の他端部側は、樹脂封止体8の側面8z(周縁)で終端している。リード5bの一端部側は、半導体チップ2の外側(周囲)で終端し、その一端部側と反対側の他端部側は、樹脂封止体8の側面8z(周縁)で終端している。即ち、本実施形態1の半導体装置1aは、リード5bの端子部6bよりも内側に端子部6aが位置するリード5aの一端部側を半導体チップ2の裏面2yに接着材4を介在して接着固定したパッケージ構造になっている。接着材4としては、例えば樹脂層の両面に接着層が設けられたポリイミド系の絶縁性樹脂フィルムを用いている。この絶縁性樹脂フィルムは、例えば半導体チップ2の裏面2yを覆うようにして設けられている。

[0058]

次に、半導体装置1 a の製造に使用されるリードフレームについて、図8及び図9を用いて説明する。

[0059]

図8は、本実施形態1の半導体装置の製造に用いられるリードフレームの全体を示す模式的平面図であり、

図9は、図8の一部を拡大した模式的平面図である。

[0060]

図9に示すように、リードフレームLFは、例えば、外枠部21及び内枠部22を含むフレーム本体(支持体)20で区画された複数の製品形成領域(デバイス形成領域)23を行列状に配置した多連構造になっている。各製品形成領域23には、図9に示すように、複数のリード5からなる第1乃至第4のリード群が配置されている。製品形成領域23の平面形状は方形状になっており、第1乃至第4のリード群は製品形成領域23を囲むフレーム本体20の4つの部分に対応して配置されている。各リード群の複数のリード5は、複数のリード5a及び5bを含み、リード5aとリード5bとが互いに隣り合うようにリード5a及びリード5bを一方向に沿って交互に繰り返し配置した構成になっている。また、各リード群の複数のリード5は、フレーム本体20の対応する部分(外枠部21、内枠部22)に一体的に連結されている。また、各リード群の複数のリード5は

、ボンディングワイヤとのボンダビリティを高めるため、各々のワイヤ接続部に 例えば銀(Ag)を主成分とするメッキ層が設けられている。

[0061]

リードフレームLFを製造するには、まず、板厚が125 $[\mu m]$ ~150 $[\mu m]$ 程度の、銅(Cu)、又はCu合金、又は鉄(Fe) -ニッケル(Ni) 合金等からなる金属板を準備し、リード5を形成する箇所の片面をフォトレジスト膜で被覆する。また、端子部6を形成する箇所は、両面をフォトレジスト膜で被覆する。そして、この状態で金属板を薬液によってエッチングし、片面がフォトレジスト膜で被覆された領域の金属板の板厚を例えば半分程度($65[\mu m]$ ~75 $[\mu m]$)まで薄くする(ハーフエッチング)。このような方法でエッチングを行うことにより、両面共にフォトレジスト膜で被覆されていない領域の金属板は完全に消失し、片面がフォトレジスト膜で被覆された領域に厚さ $65[\mu m]$ ~75 $[\mu m]$ 程度のリード5が形成される。また、両面がフォトレジスト膜で被覆された領域の金属板は薬液によってエッチングされないので、エッチング前と同じ厚さ($125[\mu m]$ ~ $150[\mu m]$)を有する突起状の端子部6が形成される。次に、フォトレジスト膜を除去し、その後、リード5の一端部側のワイヤ接続面にメッキ層を形成することによって、図8及び図9に示すリードフレームLFが完成する。

[0062]

次に、半導体装置1 a の製造に使用される成形金型について、図1 2 及び図1 3 を用いて説明する。

[0063]

図12は、半導体装置の製造工程中のモールディング工程において、成形金型 にリードフレームを位置決めした状態を示す模式的断面図 ((a) は第1のリー ドに沿った断面図, (b) は第2のリードに沿った断面図) であり、

図13は、半導体装置の製造工程中のモールディング工程において、成形金型 にリードフレームを位置決めした状態を示す模式的平面図である。

[0064]

図12及び図13に示すように、成形金型25は、これに限定されないが、上

下に分割された上型25a及び下型25bを有し、更に、ポット、カル部、ランナー、樹脂注入ゲート、キャビティ26、エアーベント等を有する構成になっている。成形金型25は、上型25aの合わせ面と、下型25bの合わせ面との間にリードフレームLFを位置決めする。樹脂が注入されるキャビティ26は、上型25aの合わせ面と下型25bの合わせ面とを向かい合わせた時、上型25a及び下型25bによって構成される。本実施形態1において、成型金型25のキャビティ26は、これに限定されないが、例えば上型25aに設けられた凹部及び下型25bに設けられた凹部によって構成される。キャビティ26は、リードフレームLFの複数の製品形成領域23に対応して複数設けられている。

[0065]

次に、半導体装置1aの製造について、図10乃至図16を用いて説明する。

[0066]

図10は、半導体装置の製造工程中のチップ搭載工程を示す模式的断面図((a)は第1のリードに沿った断面図,(b)は第2のリードに沿った断面図)であり、

図11は、半導体装置の製造工程中のワイヤボンディング工程を示す模式的断面図((a)は第1のリードに沿った断面図,(b)は第2のリードに沿った断面図)であり、

図14は、半導体装置の製造工程中のモールディング工程において、成形金型のキャビティの内部に樹脂を注入した状態を示す模式的断面図 ((a) は第1のリードに沿った断面図, (b) は第2のリードに沿った断面図) であり、

図15は、半導体装置の製造において、モールディング工程後のリードフレームの模式的平面図であり、

図16は、半導体装置の製造において、半田層形成工程を示す模式的断面図(a)は第1のリードに沿った断面図, (b)は第2のリードに沿った断面図)である。

[0067]

まず、図8及び図9に示すリードフレームLFを準備し、その後、図10((a),(b))に示すように、リードフレームLFに半導体チップ2を接着固定

する。リードフレームLFと半導体チップ2との接着固定は、接着材4を介在して、半導体チップ2の裏面2yにリード5aの一端部側を接着固定することによって行われる。この工程において、半導体チップ2の接着固定は、ヒートステージ27aにリードフレームLFを装着した状態で行われるが、リードフレームLFの裏面には突起状の端子部6が位置するため、ヒートステージ27aには端子部6と対向する箇所に凹部28を設けておくとよい。このようにすると、リードフレームLFを安定して支持することができるため、半導体チップ2を搭載する際にリード5が変形したり、半導体チップ2の位置がずれたりする不具合を抑制することができる。

- [0068]

次に、図11((a),(b))に示すように、半導体チップ2の主面2xに配置された複数のボンディングパッド3と複数のリード5とを複数のボンディングワイヤ7で夫々電気的に接続する。この工程においても、ヒートステージ27bにリードフレームLFを装着した状態で行われるため、ヒートステージ27bには端子部6と対向する箇所に凹部28を設けておくとよい。このようにすると、ワイヤボンディングを行う際にリード5が変形したり、ボンディングワイヤ7の位置がずれたりする不具合を抑制することができる。

[0069]

次に、図12((a), (b))及び図13に示すように、成形金型25の上型25aと下型25bとの間にリードフレームLFを位置決めする。

[0070]

リードフレーム L F の位置決めは、各々のキャビティ 2 6 の内部に、各々の製品形成領域 2 3 の半導体チップ 2 、リード 5 、ボンディングワイヤ 7 等が位置する状態で行われる。

また、リードフレームLFの位置決めは、リード(5a, 5b) 5の他端部側を上型25aの合わせ面及び下型25bの合わせ面で上下方向から挟み込み、リード(<math>5a, 5b) 5の端子部(<math>6a, 6b) 6をキャビティ26の内面に接触させた状態で行われる。

[0071]

次に、前述のようにリードフレームLFを位置決めした状態で、図14に示すように、成形金型25のポットからカル部、ランナー及び樹脂注入ゲートを通してキャビティ26の内部に例えば熱硬化性の樹脂を注入して樹脂封止体8を形成する。半導体チップ2、複数のリード5、複数のボンディングワイヤ7等は、樹脂封止体8によって封止される。

[0072]

この工程において、樹脂封止体8の裏面8yからリード5の端子部6を露出させたパッケージが形成される。

[0073]

次に、成形金型25からリードフレームLFを取り出す。本実施形態1の半導体装置1aの製造では、複数の製品形成領域23を有するリードフレームLFを使用し、製品形成領域23に搭載された半導体チップ2毎に樹脂封止する個別方式のトランスファ・モールディング法を採用している。従って、図15に示すように、樹脂封止体8は、リードフレームLFの製品形成領域23毎に形成される。

[0074]

次に、図16に示すように、樹脂封止体8の裏面8 y から露出する端子部6の表面に半田層9を、例えばメッキ法、若しくは印刷法によって形成し、その後、樹脂封止体8の主面8 x に製品名等のマークを印刷した後、フレーム本体20からリード5を分離する切断工程、リードフレームLFの不要な部分を分離する切断工程等を施すことにより、本実施形態1の半導体装置1 a がほぼ完成する。

[0075]

半導体装置1aの製造工程中のモールディング工程において、図12に示すように、リード5aの一端部側は、半導体チップ2の裏面2yに接着固定されている。このような状態でキャビティ26の内部に樹脂を注入すると、キャビティ26の内部に注入された樹脂の流動によって生じるリード5aの変動を抑制することができるため、キャビティ26の内面とリード5aの端子部6aとの密着性の低下を抑制でき、樹脂封止体8の裏面電極(外部端子)となるリード5aの端子部6aがレジンバリ(レジンフラッシュ)によって覆われてしまうといった不具

合を抑制することができる。

[0076]

一方、リードフレームLFの位置決めは、リード(5a,5b)5の他端部側を上型25aの合わせ面及び下型25bの合わせ面で上下方向から挟み込み、リード(5a,5b)5の端子部(6a,6b)6をキャビティ26の内面に接触させた状態で行われる。このようにすると、リードフレームLFを構成する金属板のバネ力によって、リード5の端子部6がキャビティ26の内面を押圧する力が働き、キャビティ26の内面にリード5の端子部6が密着する。しかしながら、この押圧力は、リード5の他端部側を挟み込む成型金型25のクランプ部(キャビティ26の周縁)から遠ざかるにつれて弱くなるため、端子部6bよりも成型金型のクランプ部から離れた端子部6aの方が、キャビティ26の内面を押圧する力が弱くなる。即ち、成形金型25のクランプ部から端子部5bよりも遠い端子部5aは、キャビティ26との密着性が低下し、端子部6aがレジンバリによって覆われてしまうといった不具合が発生し易くなる。

[0077]

これに対し、本実施形態1では、半導体チップ2の裏面2 yにリード5 aの一端部側を接着固定している。このようにすると、キャビティ26の内面に働く端子部6 aの押圧力の低下を抑制することができるため、キャビティ26の内面とリード5 aの端子部6 aとの密着性の低下を抑制でき、樹脂封止体8の裏面電極(外部端子)となるリード5 aの端子部6 aがレジンバリ(レジンフラッシュ)によって覆われてしまうといった不具合を抑制することができる。

[0078]

従って、半導体チップ2の裏面2 yにリード5の一端部側を接着固定しておくことにより、樹脂の流れに起因するレジンバリの発生、及び成型金型25のクランプ部からの距離に起因するレジンバリの発生を抑制することができる。この結果、配線基板に半導体装置を半田付け実装する時の信頼性の向上を図ることができる。また、レジンバリを除去するための工程が不要となるため、実装時の信頼性が高い半導体装置を低コストで製造することができる。

[0079]

また、半導体チップ2の裏面2yにリード5aの一端部側を固定する方法では

平面サイズが異なる数種類の半導体チップをリードフレームLFに搭載することができるため、生産性の合理化や低コスト化を図ることができる。また、平面サイズが異なる数種類の半導体チップを搭載するために、リードの先端は、平面サイズが最も大きい半導体チップの外形にあわせてリードの先端を短くカットする必要がないため、半導体チップの外形に応じて、ボンディングワイヤ7の長さを選定することができ、キャビティ26に注入された樹脂の流動に起因するワイヤ流れを抑制することができる。

[0080]

なお、本実施形態1において、リード5 bの一端部は、半導体チップ2の裏面に接着固定されておらず、半導体チップ2の外側で終端している。全リードを半導体チップ2の裏面に固定することが最も望ましいが、リード本数が多い場合、全リード5を半導体チップ2の裏面2 yに固定することは困難である。これは、リード5の一端部側の配列ピッチを他端部側の配列ピッチよりも狭くする必要があり、リード加工に限界があるためである。従って、リード本数が多い場合は、本実施形態1のように、レジンバリの発生条件が最も悪い端子部6 a を有するリード5 a を選択して半導体チップ2の裏面に固定することが望ましい。

[0081]

(変形例)

図17は、実施形態1の変形例である半導体装置の内部構造を示す模式的断面図((a)は第1のリードに沿った断面図, (b)は第2のリードに沿った断面図)である。

[0082]

前述の実施形態1では、リード5bの端子部6bよりも内側(半導体チップ2側)に端子部6aが位置するリード5aの一端部を半導体チップ2の裏面に固定した例について説明したが、図17((a),(b))に示すように、リード5aと同様に、リード5bにおいても一端部側を半導体チップ2の裏面2yに接着固定するようにしてもよい。この場合、端子部6aよりも外側に位置する端子部

6 b においても、レジンバリによる不具合を抑制することができる。

[0083]

(実施形態2)

図18は、本実施形態2の半導体装置の内部構造を示す模式的断面図((a)は第1のリードに沿った断面図,(b)は第2のリードに沿った断面図)である

[0084]

図18に示すように、本実施形態2の半導体装置1bは、基本的に前述の実施 形態1と同様の構成になっており、以下の構成が異なっている。

[0085]

即ち、本実施形態2の半導体装置1bは、半導体チップ2を支持する基材(支持基材)10を有し、基材10の主面に接着材4を介在して半導体チップ2が接着固定され、更に、基材10の主面と反対側の裏面に接着材を介在してリード5(5a,5b)の一端部側が接着固定されたパッケージ構造になっている。基材10としては、半導体チップ2とリード5aとの耐絶縁性を考慮して、例えば樹脂テープ等の絶縁性基材を用いることが望ましいが、放熱性を考慮した場合、熱伝導率が高い金属材料からなる金属製基材を用いてもよい。但し、導電性の金属製基材を用いる場合、基材10とリード5aとの接着、基材10と半導体チップ2との接着には、絶縁性接着材を用いる必要がある。

[0086]

このようなパッケージ構造は、製造工程において、リード5の一端部側に基材 10が接着固定されたリードフレームを用いること、又は、リード5の一端部側 に基材 10を接着固定し、その後、基材 10に半導体チップ2を接着固定することによって得られる。

[0087]

このようなパッケージ構造においても、前述の実施形態1と同様の効果が得られる。

[0088]

(実施形態3)

図19は、本実施形態3の半導体装置の内部構造を示す模式的断面図((a)は第1のリードに沿った断面図,(b)は第2のリードに沿った断面図)である。

[0089]

図19に示すように、本実施形態3の半導体装置1cは、基本的に前述の実施 形態2と同様の構成になっており、以下の構成が異なっている。

[0090]

即ち、本実施形態3の半導体装置1 c は、半導体チップ2の周囲(半導体チップ2の外側)において、基材10の主面(半導体チップ2が固定された面:チップ固定面)に、リード(5 a , 5 b) 5の一端部側が接着固定されたパッケージ構造になっている。また、リード5 は、第1の部分S1と、この第1の部分S1から樹脂封止体8の裏面8 y側に折れ曲がる第2の部分S2と、この第2の部分S2から樹脂封止体8の側面8 zに向かって延びる第3の部分S3とを有する構成になっており、第1の部分S1は、基材10の主面に接着固定され、第3の部分S3には、端子部6が設けられている。換言すれば、リード5は、基材10の主面に接着固定される第1の部分S1が、端子部6を有する第3の部分S3よりも、樹脂封止体8の主面側に位置するように構成されている。このようなリード5は、金属板に打ち抜き加工やエッチング加工を施して所定のパターンを形成した後、折り曲げ加工を施すことによって形成することができる。

[0091]

このようなパッケージ構造においても、前述の実施形態1と同様の効果が得られる。

[0092]

また、リード5の剛性が高くなるため、モールディング工程において、成形金型のキャビティの内面にリード5の端子部6を押し付ける力が向上する。

[0093]

また、リード5の先端部側の厚さが半導体チップ2の厚さで吸収されるため、 前述の実施形態2のように、基材10の裏面(半導体チップ2が固定された面と 反対側の面)にリード5の一端部側を接着固定する場合と比較して、半導体装置 の薄型化を図ることができる。

[0094]

また、リード5において、基材10の主面に接着固定された第1の部分S1は、端子部6が設けられた第3の部分S3よりも樹脂封止体8の主面側に位置しているため、半導体装置の厚さを厚くすることなく、基材10の厚さを厚くすることができる。また、図示していないが、樹脂封止体8の裏面から基材10を露出させることもできる。

[0095]

(実施形態4)

図20は、本実施形態4の半導体装置の内部構造を示す模式的断面図((a)は第1のリードに沿った断面図,(b)は第2のリードに沿った断面図)である

[0096]

図20に示すように、本実施形態4の半導体装置1dは、基本的に前述の実施 形態3と同様の構成になっており、以下の構成が異なっている。

[0097]

即ち、本実施形態4の半導体装置1dは、基材10の主面と反対側の裏面に接着材4を介在して半導体チップ2の裏面2yが接着固定され、半導体チップ2の周囲において、基材10の裏面に接着材を介在してリード5の第1の部分S1が接着固定されたパッケージ構造になっており、半導体チップ2は、その主面2xが樹脂封止体8の裏面8y側に位置する状態で樹脂封止されている。

[0098]

このようなパッケージ構造においても、前述の実施形態3と同様の効果が得られる。

[0099]

(実施形態5)

図21は、本実施形態5の半導体装置の内部構造を示す模式的断面図((a) は第1のリードに沿った断面図,(b)は第2のリードに沿った断面図)である

[0100]

図21に示すように、本実施形態5の半導体装置1eは、基本的に前述の実施 形態1の変形例と同様の構成になっており、以下の構成が異なっている。

[0101]

即ち、本実施形態5の半導体装置1 e は、半導体チップ2の下に端子部5 a が配置され、半導体チップ2の周囲に端子部5 b が配置されたパッケージ構造になっている。このようなパッケージ構造は、比較的にリード本数が少ない場合や、大型の半導体チップを搭載する場合に適用するこができる。

[0102]

このようなパッケージ構造においても、モールディング工程において、リード 5の端子部6が成形金型のキャビティの内面にしっかり押さえ付けられるため、 前述の実施形態1と同様の効果が得られる。

[0103]

(実施形態6)

前述の実施形態1では、個別方式のトランスファ・モールディング法を用いて 半導体装置を製造する例について説明したが、本実施形態6では、一括方式のト ランスファ・モールディング法で半導体装置を製造する例について説明する。

[0104]

図22は、本実施形態6の半導体装置の内部構造を示す模式的断面図((a) は第1のリードに沿った断面図, (b) は第2のリードに沿った断面図) である。

[0105]

図22に示すように、本実施形態6の半導体装置1fは、基本的に前述の実施 形態1と同様の構成になっており、以下の構成が異なっている。

[0106]

即ち、樹脂封止体8は、その主面8xと裏面8yとの外形サイズがほぼ同一になっており、樹脂封止体8の側面8zは、その主面8x及び裏面8yに対してほぼ垂直になっている。また、リード5a及び5bを含む複数のリード5は、その一端部側が接着材4を介在して半導体チップ2の裏面2yに接着固定されている

。また、半導体チップ2の主面2xには、接着材12を介在してスペーサ11が 接着固定されており、スペーサ11は、半導体チップ2の主面2xに接着固定された面と反対側の面が樹脂封止体8の主面(上面)8xから露出している。

[0107]

本実施形態6の半導体装置1fの製造においては、一括方式のトランスファ・モールディング法が採用されている。従って、後で詳細に説明するが、半導体装置1fは、リードフレームの複数の製品形成領域に夫々搭載された半導体チップを一括して樹脂封止する樹脂封止体を形成した後、リードフレーム及び樹脂封止体をリードフレームの製品形成領域毎に分割(個片化)することによって製造される。

[0108]

以下、半導体装置1fの製造について、図23乃至図27を用いて説明する。

[0109]

図23は、本実施形態6の半導体装置の製造工程を示す模式的断面図 ((A)はチップ搭載工程,(B)はスペーサ搭載工程,(C)はワイヤボンディング工程)であり、

図24は、本実施形態6の半導体装置の製造工程中のモールディング工程において、成形金型にリードフレームを位置決めした状態を示す模式的断面図 ((a) は第1のリードに沿った断面図, (b) は第2のリードに沿った断面図)であり、

図25は、本実施形態6の半導体装置の製造工程中のモールディング工程において、成形金型にリードフレームを位置決めした状態を示す模式的平面図であり、図26は、本実施形態6の半導体装置の製造において、モールディング工程後のリードフレームの模式的平面図であり、

図27は、本実施形態6の半導体装置の製造において、樹脂封止体を個片化した状態を示す模式的平面図である。

[0110]

まず、図8及び図9に示すリードフレームLFを準備し、その後、図23 (A) に示すように、リードフレームLFに半導体チップ2を接着固定する。リード

フレームLFと半導体チップ2との接着固定は、接着材4を介在して、半導体チップ2の裏面2 yにリード5の一端部側を接着固定することによって行われる。

$[0\ 1\ 1\ 1]$

次に、図23 (B) に示すように、半導体チップ2の主面2xに接着材12を 介在してスペーサ11を接着固定する。

[0112]

次に、図23 (C) に示すように、半導体チップ2の主面2xに配置された複数のボンディングパッド3と複数のリード5とを複数のボンディングワイヤ7で 夫々電気的に接続する。

[0113]

次に、図24 ((a), (b))及び図25に示すように、成形金型30の上型30aと下型30bとの間にリードフレームLFを位置決めする。

[0114]

リードフレームLFの位置決めは、複数の製品形成領域23が1つのキャビティ31の内部に位置する状態、即ち、各製品形成領域23の半導体チップ2、リード5、ボンディングワイヤ7等が1つのキャビティ31の内部に位置する状態で行われる。

[0115]

また、リードフレームLFの位置決めは、リード5の端子部6をこの端子部6 と向かい合うキャビティ31の内面に接触させ、スペーサ11の上面をこの上面 と向かい合うキャビティ31の内面に接触させた状態で行われる。

$[0\ 1\ 1\ 6]$

スペーサ11としては、成型金型30にリードフレームLFを位置決めした時、リード5が若干撓む程度の厚さのスペーサを選定することが望ましい。また、スペーサ11としては、側面が半導体チップ2のボンディングパッド3よりも内側に位置する外形サイズのスペーサを選定することが望ましい。また、スペーサ11としては、熱膨張係数の違いによる半導体チップ2の損傷を考慮して、半導体チップ2の熱膨張係数に近い材料からなるスペーサを選定することが望ましい。また、スペーサ11としては、樹脂封止体からボンディングワイヤ7が露出す

るモールディング不良を考慮して、ボンディングワイヤ7のループ高さ(半導体チップ2の主面2xからワイヤの最頂部までの高さ)よりも厚いスペーサを選定することが望ましい。

[0117]

次に、前述のようにリードフレームLFを位置決めした状態で、成形金型30のポットからカル部、ランナー及び樹脂注入ゲートを通してキャビティ31の内部に例えば熱硬化性の樹脂を注入して樹脂封止体32を形成する。各製品形成領域23の半導体チップ2、複数のリード4、複数のボンディングワイヤ7等は、図25に示すように、樹脂封止体32によって封止される。

[0118]

次に、成形金型30からリードフレームLFを取り出し、その後、各製品形成領域23において樹脂封止体32の裏面から露出する端子部6の表面に半田層9を、例えばメッキ法、若しくは印刷法によって形成し、その後、リードフレームLF及び樹脂封止体32を例えばダイシングによって各形成形成領域23毎に分割して個片の樹脂封止体8を形成することにより、図22に示す本実施形態6の半導体装置1fがほぼ完成する。

[0119]

本実施形態6の製造では、図24及び図25に示すように、成形金型30にリードフレームLFを位置決めする際、リード5の一端部側は半導体チップ2の裏面2yに固定され、リード5の他端部側に設けられた端子部6はこの端子部6と向かい合うキャビティ31の内面に接触し、半導体チップ2の主面2xに固定されたスペーサ11は、このスペーサ11と向かい合うキャビティ31の内面に接触しているため、キャビティ31の内部に注入された樹脂によって生じるリード5の変動を前述の実施形態1の場合と比較して更に抑制することができる。また、成形金型30のクランプ力がキャビティ31の内面にリード5の端子部6を押し付ける押圧力として働くため、キャビティ31の内面とリード5の端子部6との密着性が向上する。従って、本実施形態6では、リード5の端子部6がレジンバリによって覆われてしまうといった不具合を更に抑制することができる。

[0120]

特に、一括方式のトランスファ・モールディング法の場合、リードフレームLFのフレーム本体20のうち、複数の製品形成領域23を囲む外枠部21は、成形金型30の上型30aと下型30bとの間に挟み込まれる(狭持固定される)が、製品形成領域23間に位置する内枠部22のほとんどは、成形金型30の上型と下型との間に挟み込まれない(狭持固定されない)ため、製品形成領域23間に位置するリード5は、キャビティ31の周縁に配置されたリード5と比較して、キャビティ31の内部に注入された樹脂の流動によってリード変動が発生し易い。従って、本発明は、一括方式のトランスファ・モールディング法に特に有効である。また、本実施形態6の一括方式のトランスファ・モールディング法においても、キャビティ31の周縁からリード5の外部端子6が離れるにつれて発生し易くなるレジンバリを抑制することができる。

[0121]

(変形例)

図28は、実施形態6の変形例である半導体装置の製造工程中のモールディング工程において、成形金型にリードフレームを位置決めした状態を示す模式的断面図 ((a)は第1のリードに沿った断面図, (b)は第2のリードに沿った断面図)である。

[0122]

前述の実施形態6では、リード5の端子部6をこの端子部6と向かい合うキャビティ31の内面に接触させ、スペーサ11の上面をこの上面と向かい合うキャビティ31の内面に接触させた状態でキャビティ31の内部に樹脂を注入して樹脂封止体を形成する例について説明したが、図28に示すように、リードフレームLFと成形金型30の下型30bとの間、及び半導体チップ2の主面2xに設けられたスペーサ11と成形金型30の上型30aとの間の両方、或いはこれらの間の何れか一方に、シート13を介在させた状態でキャビティ31の内部に樹脂を注入して樹脂封止体を形成してもよい。この方法は、一般的にシートモールディング法と呼ばれている。シート13としては、成形金型30のクランプ力によって容易に押し潰すことができ、更に樹脂を熱硬化させるときの温度に耐える例えば樹脂製のシートを選定することが望ましい。

[0123]

なお、成形金型のキャビティとは、樹脂が充填される空間部を意味する。従って、シート13を用いない一般的なモールディング法の場合、キャビティは主に成形金型の上型及び下型によって構成されるため、この場合のキャビティの内面とは成形金型の面を意味する。一方、シートモールディング法において、上型側及び下型側の両方にシート13を用いる場合、キャビティは主にシート13によって構成されるため、この場合のキャビティの内面とはシート13の面を意味する。また、上型側、下型側の何れか一方にシート13を用いる場合、キャビティは主に成形金型及びシート13によって構成されるため、この場合のキャビティの内面とは成形金型及びシート13の面を意味する。

[0124]

(実施形態7)

図29は、本実施形態7の半導体装置の内部構造を示す模式的断面図((a)は第1のリードに沿った断面図,(b)は第2のリードに沿った断面図)である。

[0125]

図29に示すように、本実施形態7の半導体装置1gは、基本的に図18に示す前述の実施形態2と同様の構成になっており、以下の構成が異なっている。

0 1 2 6

即ち、本実施形態 7 の半導体装置 1 g は、半導体チップ 2 の主面 2 x に接着材 1 2 を介在してスペーサ 1 1 が接着固定され、樹脂封止体 8 の主面(上面) 8 x からスペーサ 1 1 の上面が露出されたパッケージ構造になっている。この半導体 装置 1 g の製造では、例えば一括方式のトランスファ・モールディング法を採用 している。

[0127]

このようなパッケージ構造は、モールディング工程において、リード5の端子部6をこの端子部6と向かい合うキャビティの内面に接触させ、スペーサ11の上面をこのスペーサ11の上面と向かい合うキャビティの内面に接触させた状態で樹脂封止することによって得られる。

[0128]

このようなパッケージ構造においても、前述の実施形態6と同様の効果が得られる。

[0129]

(実施形態8)

図30は、本実施形態8の半導体装置の内部構造を示す模式的断面図((a)は第1のリードに沿った断面図,(b)は第2のリードに沿った断面図)である。

[0130]

図30に示すように、本実施形態8の半導体装置1hは、基本的に図19に示す前述の実施形態3と同様の構成になっており、以下の構成が異なっている。

[0131]

即ち、本実施形態8の半導体装置1hは、半導体チップ2の主面2xに接着材12を介在してスペーサ11が接着固定され、樹脂封止体8の主面8xからスペーサ11の上面が露出されたパッケージ構造になっている。この半導体装置1hの製造では、例えば一括方式のトランスファ・モールディング法を採用している

[0132]

このようなパッケージ構造は、モールディング工程において、リード5の端子部6をこの端子部6と向かい合うキャビティの内面に接触させ、スペーサ11の上面をこのスペーサ11の上面と向かい合うキャビティの内面に接触させた状態で樹脂封止することによって得られる。

[0133]

このようなパッケージ構造においても、前述の実施形態6と同様の効果が得られる。

[0134]

(実施形態9)

図31は、本実施形態9の半導体装置の内部構造を示す模式的断面図((a) は第1のリードに沿った断面図, (b) は第2のリードに沿った断面図)である

[0135]

図31に示すように、本実施形態9の半導体装置1jは、基本的に図20に示す前述の実施形態4と同様の構成になっており、以下の構成が異なっている。

[0136]

即ち、本実施形態8の半導体装置1jは、基材10の主面(半導体チップ2が固定された面と反対側の面)にスペーサ11が接着固定され、樹脂封止体8の主面(上面)8xからスペーサ11の上面が露出されたパッケージ構造になっている。この半導体装置1jの製造では、例えば一括方式のトランスファ・モールディング法を採用している。

[0137]

このようなパッケージ構造は、モールディング工程において、リード5の端子部6をこの端子部6と向かい合うキャビティの内面に接触させ、スペーサ11の上面をこのスペーサ11の上面と向かい合うキャビティの内面に接触させた状態で樹脂封止することによって得られる。

 $[0\ 1\ 3\ 8]$

このようなパッケージ構造においても、前述の実施形態6と同様の効果が得られる。

[0139]

(実施形態10)

図32は、本実施形態10の半導体装置の内部構造を示す模式的断面図((a) は第1のリードに沿った断面図, (b) は第2のリードに沿った断面図)である。

[0140]

図32に示すように、本実施形態10の半導体装置1kは、基本的に図21に 示す前述の実施形態5と同様の構成になっており、以下の構成が異なっている。

 $[0 \ 1 \ 4 \ 1]$

即ち、本実施形態8の半導体装置1kは、半導体チップ2の主面2xに接着材12を介在してスペーサ11が接着固定され、樹脂封止体8の主面8xからスペ

ーサ11の上面が露出されたパッケージ構造になっている。この半導体装置1kの製造では、例えば一括方式のトランスファ・モールディング法を採用している。

[0142]

このようなパッケージ構造は、モールディング工程において、リード5の端子部6をこの端子部6と向かい合うキャビティの内面に接触させ、スペーサ11の上面をこのスペーサ11の上面と向かい合うキャビティの内面に接触させた状態で樹脂封止することによって得られる。

[0143]

このようなパッケージ構造においても、前述の実施形態6と同様の効果が得られる。

[0144]

(実施形態11)

図33は、本実施形態11の半導体装置の内部構造を示す模式的断面図 ((a) は第1のリードに沿った断面図, (b) は第2のリードに沿った断面図) である。

[0145]

図33に示すように、本実施形態11の半導体装置1mは、基本的に図31に 示す前述の実施形態9と同様の構成なっており、以下の構成が異なっている。

$[0\ 1\ 4\ 6]$

即ち、本実施形態の半導体装置 1 mは、基材 1 0 をスペーサとして用いたパッケージ構造になっており、樹脂封止体 8 の主面(上面) 8 x から基材 1 0 の上面が露出されている。この半導体装置 1 mの製造では、一括方式のトランスファ・モールディング法を採用している。

[0 1 4 7]

このようなパッケージ構造は、モールディング工程において、リード5の端子部6をこの端子部6と向かい合うキャビティの内面に接触させ、基材10の上面をこの基材10と向かい合うキャビティの内面に接触させた状態で樹脂封止することによって得られる。

[0148]

このようなパッケージ構造においても、前述の実施形態6と同様の効果が得られる。

[0149]

(実施形態12)

図34は、本実施形態12の半導体装置の内部構造を示す模式的断面図((a))は第1のリードに沿った断面図,(b)は第2のリードに沿った断面図)である。

[0150]

図34に示すように、本実施形態12の半導体装置1nは、基本的に図30に 示す前述の実施形態8と同様の構成になっており、以下の構成が異なっている。

[0151]

即ち、本実施形態12の半導体装置1nは、半導体チップ14をスペーサとして用いたパッケージ構造になっており、半導体チップ2の主面2x上に半導体チップ14が配置され、樹脂封止体8の主面8xから半導体チップ14の主面と反対側の裏面が露出されている。半導体チップ14は、その主面と半導体チップ2の主面2xとの間に突起状電極15を介在して半導体チップ2の主面2x上に実装されている。本実施形態12の半導体装置1nの製造では、例えば一括方式のトランスファ・モールディング法を採用している。

[0152]

このようなパッケージ構造は、モールディング工程において、リード5の端子部6をこの端子部6と向かい合うキャビティの内面に接触させ、半導体チップ14の裏面をこの裏面と向かい合うキャビティの内面に接触させた状態で樹脂封止することで得られる。

[0153]

このようなパッケージ構造においても、前述の実施形態6と同様の効果が得られる。

[0154]

(実施形態13)

本実施形態13では、スペーサを有する半導体チップの第1の製造について説明する。

[0155]

図35は、本実施形態13の半導体チップの概略構成を示す模式的断面図であり、

図36は、本実施形態13の半導体チップの製造に用いられる半導体ウエハの 模式的平面図であり、

図37は、本実施形態13の半導体チップの製造に用いられるスペーサ用ウエ ハの模式的平面図であり、

図38及び図39は、本実施形態13の半導体チップの製造工程を示す模式的 断面図である。

[0156]

図35に示すように、本実施形態13の半導体チップ2は、その主面2xに接着材12を介在してスペーサ11aが接着固定されている。このスペーサ11aは、前述の実施形態6で説明したように、半導体装置の製造において、成型金型のキャビティの内面に半導体チップ2を支持するためのものである。スペーサ11aとしては、半導体チップ2に接着固定されるため、熱膨張係数の差に起因する半導体チップ2の損傷を考慮して半導体チップ2の熱膨張係数に近い材料からなるスペーサを選定することが望ましい。例えば、半導体チップ2がシリコン基板を主体に構成されている場合、シリコンからなるスペーサを用いることが望ましい。本実施形態13では、半導体チップ2はシリコン基板を主体に構成され、スペーサ11aもシリコン基板で構成されている。

[0157]

スペーサ11aは、前述の実施形態6で説明したように、半導体チップ2のボンディングパッド3よりも内側に位置する外形サイズになっており、厚さとしてはボンディングワイヤのループ高さよりも厚くなっている。以下、スペーサ11aが設けられた半導体チップ2の製造について説明する。

[0158]

まず、図36に示す半導体ウエハ40、及び図37に示すスペーサ用ウエハ4

5を準備する。半導体ウエハ40及びスペーサ用ウエハ45は、例えば単結晶シリコンからなる半導体基板で構成されている。

[0159]

図36に示すように、半導体ウエハ40の主面には、分離領域41によって区画された複数のチップ形成領域42が行列状に配置され、複数のチップ形成領域42の夫々には、集積回路が構成されている。

[0160]

図37に示すように、スペーサ用ウエハ45の主面には、溝からなる分離領域46によって区画された複数のスペーサ形成領域47が行列状に配置されている。複数のスペーサ形成領域47は、半導体ウエハ40とスペーサ用ウエハ45とを重ね合わせて位置決めした時、各々が複数のチップ形成領域42と対応するように配置されている。分離領域46の幅は、半導体ウエハ40の分離領域41の幅よりも広くなっており、スペーサ形成領域47は、チップ形成領域42よりも小さい外形サイズになっている。

[0161]

次に、図38(A)に示すように、半導体ウエハ40の主面とスペーサ用ウエハ45の主面とを向かい合わせて位置決めし、その後、図38(B)に示すように、各々のチップ形成領域42とスペーサ形成領域47との間に接着剤12を介在して半導体ウエハ40にスペーサ用ウエハ45を接着固定する(張り合わせる)。

[0162]

次に、スペーサ用ウエハ45の複数のスペーサ形成領域47を個々の領域に分割(個片化)して、図39(A)に示すように、半導体ウエハ40の各々のチップ形成領域42上にスペーサ11aを形成する。スペーサ用ウエハ45の分割は、スペーサ用ウエハ45の分離領域46を例えばダイシングして行う。この場合、半導体ウエハ40をダイシングしないように、ダイシングブレードの深さ位置を調整して行う。

$[0 \ 1 \ 6 \ 3]$

次に、図39(B)に示すように、半導体ウエハ40の厚さを薄くする。半導

体ウエハ40の厚さは、その裏面を例えばグライディング及びスピンエッチング することによって行う。

[0164]

次に、半導体ウエハ40の複数のチップ形成領域42を個々の領域に分割(個片化)して、図39(C)に示すように、スペーサ11aが設けられた半導体チップ2を形成する。半導体ウエハ40の分割は、半導体ウエハ40の分離領域41を例えばダイシングして行う。

[0165]

ところで、半導体チップ2は、半導体装置の薄型化に伴って厚さを薄くする傾向にある。半導体チップ2の薄型化に伴って半導体チップ2の機械的強度が低下するため、半導体チップ2をコレットによって搬送する時の衝撃や、リードフレームに半導体チップを搭載する時の衝撃等によって、半導体チップが破損し易くなる。

[0166]

これに対し、本実施形態13のように、半導体ウエハ40の状態で個々のチップ形成領域42にスペーサ11aを形成することにより、半導体ウエハ40を分割して形成された半導体チップ2は、スペーサ11aによって機械的強度が高くなるため、半導体チップ2をコレットによって搬送する時の衝撃や、リードフレームに半導体チップ2を搭載する時の衝撃等によって、半導体チップが破損するといった不具合を抑制することができる。

[0167]

また、前述の実施形態6の図23に示すように、リードフレームLFに半導体チップ2を搭載した後、半導体チップ2にスペーサ11を搭載するような場合、即ち、半導体ウエハを個々の半導体チップに分割した後では、チップ単位でスペーサを搭載する必要があるため、処理が煩雑となり、品質、コストに影響を及ぼす。

$[0\ 1\ 6\ 8\]$

これに対し、本実施形態3のように、半導体ウエハ40の状態で個々のチップ 形成領域42にスペーサ11aを形成することにより、ウエハ単位でスペーサ1 1 a を搭載することができるため、処理を簡略化でき、品質の向上及び低コスト 化を図ることができる。

[0169]

(実施形態14)

本実施形態14では、スペーサを有する半導体チップの第2の製造について説明する。

[0170]

図40乃至図42は、本実施形態14の半導体チップの製造工程を示す模式的 断面図である。

[0171]

まず、図40(A)に示すように、半導体ウエハ40を形成し、その後、図40(B)に示すように、半導体ウエハ40の主面上に感光性のレジスト膜50を例えば回転塗布法で形成し、その後、図40(C)に示すように、レジスト膜50上に例えばガラス材からなるマスク51を配置する。このマスク51は、半導体ウエハ40の複数のチップ形成領域42と対応して複数の開口部を有し、この複数の開口部は、図37に示すスペーサ用ウエハ45のスペーサ形成領域47と同様に、半導体ウエハ40のチップ形成領域よりも小さい外形サイズになっている。

[0172]

次に、マスク51の開口部を通して、レジスト膜50に露光処理を施し、その後、現像処理等を施して、図41(A)に示すように、半導体ウエハ40の主面上にレジスト膜50からなるスペーサ用マスク52を形成する。

[0173]

次に、図41(B)に示すように、スペーサ用マスク52の開口部内に例えばポリイミド系の樹脂からなる絶縁層53を例えば回転塗布法で形成し、その後、絶縁層53を硬化させ、その後、半導体ウエハ40の主面上からスペーサ用マスク52を取り除く。この工程により、半導体ウエハ40の各々のチップ形成領域42上に絶縁層53からなるスペーサ11bが形成される。

[0174]

この後、図42(A)に示すように、半導体ウエハ40の厚さを前述の実施形態13と同様の方法で薄くし、その後、前述の実施形態13と同様の方法で半導体ウエハ40の複数のチップ形成領域42を個々の領域に分割(個片化)して、図42(B)に示すように、主面にスペーサ11bが設けられた半導体チップ2を形成する。

[0175]

このようにして半導体チップ2を形成する本実施形態14においても、前述の 実施形態13と同様の効果が得られる。

[0176]

(実施形態 15)

本実施形態15では、スペーサを有する半導体チップの第3の製造について説明する。

[0177]

図43は、本実施形態15の半導体チップの製造工程を示す模式的断面図である。

[0178]

まず、図36に示す半導体ウエハ40を形成し、その後、図43(A)に示すように、半導体ウエハ40の主面上にスクリーン印刷用のマスク54を配置する。このマスク54は、半導体ウエハ40の複数のチップ形成領域42と対応して複数の開口部を有し、この複数の開口部は、図37に示すスペーサ用ウエハ45のスペーサ形成領域47と同様に、半導体ウエハ40のチップ形成領域42よりも小さい外形サイズになっている。

[0179]

次に、マスク54の開口部の中に例えばポリイミド系の樹脂をスキージによって充填して、図43(B)に示すように絶縁層55を形成し、その後、半導体ウエハ40の主面上からマスク54を取り除き、その後、絶縁層55を硬化させる。この工程により、半導体ウエハ40の各々のチップ形成領域42上に絶縁層55からなるスペーサ11cが形成される。

[0180]

この後、半導体ウエハ40の厚さを前述の実施形態13と同様の方法で薄くし、その後、前述の実施形態13と同様の方法で半導体ウエハ40の複数のチップ形成領域42を個々の領域に分割(個片化)して、主面にスペーサ11bが設けられた半導体チップ2を形成する。

[0181]

このようにして半導体チップ2を形成する本実施形態15においても、前述の 実施形態13と同様の効果が得られる。

[0182]

(実施形態16)

本実施形態 16 では、積層型半導体装置に本発明を適用した例について説明する。

[0183]

図44は、本実施形態16の半導体装置の内部構造を示す模式的断面図であり

図45は、本実施形態16の半導体装置の製造工程を示す模式的断面図 ((A)) はチップ搭載工程, (B) はワイヤボンディング工程) であり、

図46は、本実施形態16の半導体装置の製造工程を示す模式的断面図 ((A)) はチップ搭載工程, (B) はワイヤボンディング工程) である。

$[0\ 1\ 8\ 4]$

図44に示すように、本実施形態16の半導体装置60は、基本的に前述の実施形態6と同様の構成になっており、以下の構成が異なっている。

[0185]

即ち、本実施形態16の半導体装置60は、半導体チップ2の主面2x上にスペーサ11dを介在して半導体チップ61を積層し、これら2つ半導体チップを1つの樹脂封止体8で封止したパッケージ構造になっている。半導体チップ61は、その主面に集積回路及び複数のボンディングパッド3が形成されており、その主面と反対側の裏面は、接着材62を介在してスペーサ11dの上面に接着固定されている。半導体チップ61の主面にはスペーサ11eの裏面が接着固定されており、その裏面と反対側の上面は、樹脂封止体8の主面(上面)8xから露

出している。半導体チップ61の複数のボンディングパッド3は、対応する複数のリード5とボンディングワイヤ7を介して夫々電気的に接続されている。

[0186]

本実施形態16の半導体チップ2及び61は、例えば前述の実施形態14又は15で説明した半導体チップ形成方法と同様の方法で形成されている。また、本実施形態16の半導体チップ61は、これに限定されないが、例えば半導体チップ2の外形サイズよりも大きい外形サイズで形成されている。また、本実施形態16の半導体装置60の製造では、例えば一括方式のトランスファ・モールディング法を採用している。

[0187]

このようなパッケージ構造は、モールディング工程において、リード5の端子部6をこの端子部6と向かい合うキャビティの内面に接触させ、スペーサ11dの上面をこの上面と向かい合うキャビティの内面に接触させた状態で樹脂封止することによって得られる。

[0188]

次に、半導体装置60の製造について、図45及び図46を用いて説明する。

[0189]

まず、図8及び図9に示すリードフレームLFを準備すると共に、半導体チップ2及び61を準備する。半導体チップ2及び61は、主面にスペーサ(11d、11e)を有する構成になっている。

[0190]

次に、図45(A)に示すように、リードフレームLFに半導体チップ2を接着固定する。リードフレームLFと半導体チップ2との接着固定は、接着材4を介在して、半導体チップ2の裏面2yにリード5の一端部側を接着固定することによって行われる。

[0191]

次に、図45 (B) に示すように、半導体チップ2の複数のボンディングパッド3と複数のリード5とを複数のボンディングワイヤ7で夫々電気的に接続し、その後、図46 (A) に示すように、半導体チップ2上のスペーサ11dに半導

体チップ61を接着固定する。スペーサ11dと半導体チップ61との接着固定は、接着材62を介在して、スペーサ11dの上面に半導体チップ61の裏面を接着固定することによって行われる。

[0192]

次に、図46(B)に示すように、半導体チップ61の複数のボンディングパッド3と複数のリード5とを複数のボンディングワイヤ7で夫々電気的に接続する。

[0193]

この後、前述の実施形態6と同様の方法で樹脂封止体を形成し、その後、前述の実施形態6と同様の方法で樹脂封止体を分割(個片化)する。この工程により、図44に示す半導体装置60がほぼ完成する。

[0194]

本実施形態16のパッケージ構造においても、前述の実施形態6と同様の効果が得られる。

[0195]

また、本実施形態16では、半導体チップ2上にスペーサ11dを介在して半 導体チップ61を積層しているため、半導体チップ2上に半導体チップ2よりも 外形サイズが大きい半導体チップ61を積層することができる。

[0196]

また、半導体チップ2上に半導体チップ2よりも外形サイズが大きい半導体チップ61を積層することができるため、半導体チップ2上に半導体チップ2よりも小さい半導体チップを積層する場合と比較して、上段の半導体チップ61のボンディングパッド3とリード5とを電気的に接続するボンディングワイヤ7の長さを短くすることができる。

[0197]

また、本実施形態16の半導体チップ2及び61は、ウエハ状態で個々のチップ形成領域上にスペーサを形成する方法によって形成されているため、半導体チップ2及び61をコレットによって搬送する時の衝撃や、リードフレームに半導体チップ2を搭載する時の衝撃や、半導体チップ2上に半導体チップ61を搭載

する時の衝撃等によって、半導体チップ2及び61が破損するといった不具合を 抑制することができ、歩留まりの高い半導体装置60を提供することができる。

[0198]

また、半導体チップ2及び16は、厚さを薄くしてもスペーサ(11d, 11 e)によって機械的強度が高くなるため、歩留まりの高い薄型の半導体装置60を提供することができる。

[0199]

(実施形態17)

本実施形態 17では、インターポーザと呼ばれる配線基板を有する CSP (Chip Size Package)型半導体装置に本発明を適用した例について説明する。

[0200]

図47は、本実施形態17の半導体装置の内部構造を示す模式的断面図であり、 図48は、本実施形態17の半導体装置の製造工程を示す模式的断面図((A)はチップ搭載工程,(B)はワイヤボンディング工程)であり、

図49は、本実施形態17の半導体装置の製造工程を示す模式的断面図 ((A)) はチップ搭載工程, (B) はワイヤボンディング工程) である。

[0201]

図47に示すように、本実施形態17の半導体装置64は、配線基板65の主面上に2つの半導体チップ(2,61)を積層したパッケージ構造になっている。半導体チップ2は、その裏面2yが配線基板65の主面に接着材4を介在して接着固定され、その主面にはスペーサ11dが設けられている。半導体チップ61は、その裏面が接着材を介在してスペーサ11dの上面に接着固定されている

[0202]

本実施形態17の半導体チップ2は、例えば前述の実施形態14又は15で説明した半導体チップ形成方法と同様の方法で形成され、本実施形態17の半導体チップ61は、通常のウエハプロセスで形成されている。

[0203]

半導体チップ2及び61の周囲には、複数の接続部66が配置されている。こ

の複数の接続部66は、配線基板65の配線の一部からなり、半導体チップ2及び61の複数のボンディングパッド3に対応して配置されている。

[0204]

複数の接続部66は、配線基板65の配線を介して、配線基板65の主面と反対側の裏面に配置された複数の電極(ランド)67と電気的に接続されている。 複数の電極67の夫々には、例えば外部端子として使用されたる突起状電極(バンプ電極)68が電気的にかつ機械的に接続されている。

[0205]

半導体チップ2及び61の複数のボンディングパッド3は、配線基板65の複数の接続部66に複数のボンディングワイヤ7を介して夫々電気的に接続されている。

[0206]

半導体チップ2及び61、並びに複数のボンディングワイヤ7等は、配線基板65の主面を選択的に覆う樹脂封止体8によって封止されている。この樹脂封止体8は、片面モールディング技術によって形成されている。

[0207]

次に、半導体装置64の製造について、図48及び図49を用いて説明する。

[0208]

まず、配線基板65、半導体チップ2及び61を準備する。半導体チップ2は 、主面にスペーサ11dを有する構成になっている。

[0209]

次に、図48(A)に示すように、配線基板65の主面に半導体チップ2を接着固定する。配線基板65と半導体チップ2との接着固定は、接着材4を介在して配線基板65の主面に半導体チップ2の裏面2yを接着固定することによって行われる。

[0210]

次に、図48(B)に示すように、半導体チップ2の複数のボンディングパッド3と配線基板65の複数の接続部66とを複数のボンディングワイヤ7で夫々電気的に接続し、その後、図49(A)に示すように、半導体チップ2上のスペ

ーサ11dに半導体チップ61を接着固定する。スペーサ11dと半導体チップ61との接着固定は、接着材62を介在して、スペーサ11dの上面に半導体チップ61の裏面を接着固定することによって行われる。

[0211]

次に、図49(B)に示すように、半導体チップ61の複数のボンディングパッド3と配線基板65の複数の接続部66とを複数のボンディングワイヤ7で夫々電気的に接続する。

[0212]

この後、基本的に前述の実施形態6と同様の方法で配線基板65の主面上に、2つの半導体チップ(2,61)及び複数のボンディングワイヤ7等を封止する樹脂封止体を形成し、その後、配線基板65の裏面の電極67に突起状電極68を形成し、その後、前述の実施形態6と基本的に同様の方法で樹脂封止体及び配線基板65を分割(個片化)する。この工程により、図47に示す半導体装置64がほぼ完成する。

[0213]

このように本実施形態17のパッケージ構造においても、前述の実施形態16 と同様の効果が得られる。

[0214]

以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。

[0215]

【発明の効果】

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。

[0 2 1 6]

本発明によれば、半導体装置の実装信頼性の向上を図ることが可能となる。

[0217]

本発明によれば、半導体装置の薄型化を図ることが可能となる。

[0218]

本発明によれば、半導体装置の低コスト化を図ることが可能となる。

【図面の簡単な説明】

図1】

本発明の実施形態1である半導体装置の外観を示す模式的平面図(上面図)である。

【図2】

本発明の実施形態 1 である半導体装置の外観を示す模式的底面図(下面図)である。

【図3】

本発明の実施形態1である半導体装置の内部構造を示す模式的平面図(上面図)である。

【図4】

図3の一部を拡大した模式的平面図である。

【図5】

本発明の実施形態1である半導体装置の内部構造を示す模式的底面図(下面図)である。

【図6】

図5の一部を拡大した模式的底面図である。

【図7】

本発明の実施形態1である半導体装置の内部構造を示す模式的断面図 ((a) は図3のa-a線(第1のリード)に沿った断面図, (b) は図3のb-b線(第2のリード)に沿った断面図)である。

【図8】

本発明の実施形態1である半導体装置の製造に用いられるリードフレームの全体を示す模式的平面図である。

【図9】

図8の一部を拡大した模式的平面図である。

【図10】

本発明の実施形態1である半導体装置の製造工程中のチップ搭載工程を示す模式的断面図((a)は第1のリードに沿った断面図,(b)は第2のリードに沿った断面図)である。

【図11】

本発明の実施形態1である半導体装置の製造工程中のワイヤボンディング工程を示す模式的断面図((a)は第1のリードに沿った断面図,(b)は第2のリードに沿った断面図)である。

【図12】

本発明の実施形態1である半導体装置の製造工程中のモールディング工程において、成形金型にリードフレームを位置決めした状態を示す模式的断面図 ((a) は第1のリードに沿った断面図, (b) は第2のリードに沿った断面図)である。

【図13】

本発明の実施形態1である半導体装置の製造工程中のモールディング工程において、成形金型にリードフレームを位置決めした状態を示す模式的平面図である。

【図14】

本発明の実施形態1である半導体装置の製造工程中のモールディング工程において、成形金型のキャビティの内部に樹脂を注入した状態を示す模式的断面図(a)は第1のリードに沿った断面図, (b)は第2のリードに沿った断面図)である。

【図15】

本発明の実施形態1である半導体装置の製造において、モールディング工程後のリードフレームの模式的平面図である。

【図16】

本発明の実施形態1である半導体装置の製造において、半田層形成工程を示す模式的断面図((a)は第1のリードに沿った断面図,(b)は第2のリードに沿った断面図)である。

【図17】

本発明の実施形態1の変形例である半導体装置の内部構造を示す模式的断面図 ((a)は第1のリードに沿った断面図, (b)は第2のリードに沿った断面図)である。

【図18】

本発明の実施形態2である半導体装置の内部構造を示す模式的断面図((a) は第1のリードに沿った断面図,(b) は第2のリードに沿った断面図)である

【図19】

本発明の実施形態3である半導体装置の内部構造を示す模式的断面図((a) は第1のリードに沿った断面図, (b) は第2のリードに沿った断面図)である

【図20】

本発明の実施形態 4 である半導体装置の内部構造を示す模式的断面図((a)は第1のリードに沿った断面図, (b)は第2のリードに沿った断面図)である。

【図21】

本発明の実施形態5である半導体装置の内部構造を示す模式的断面図 ((a) は第1のリードに沿った断面図, (b) は第2のリードに沿った断面図) である。

【図22】

本発明の実施形態6である半導体装置の内部構造を示す模式的断面図 ((a) は図21のa-a線(第1のリード)に沿った断面図, (b) は図21のb-b線(第2のリード)に沿った断面図)である。

【図23】

本発明の実施形態6である半導体装置の製造工程を示す模式的断面図 ((A) はチップ搭載工程, (B) はスペーサ搭載工程, (C) はワイヤボンディング工程) である。

【図24】

本発明の実施形態6である半導体装置の製造工程中のモールディング工程にお

いて、成形金型にリードフレームを位置決めした状態を示す模式的断面図 ((a) は第1のリードに沿った断面図, (b) は第2のリードに沿った断面図)である。

【図25】

本発明の実施形態6である半導体装置の製造工程中のモールディング工程において、成形金型にリードフレームを位置決めした状態を示す模式的平面図である。

【図26】

本発明の実施形態6である半導体装置の製造において、モールディング工程後のリードフレームの模式的平面図である。

【図27】

本発明の実施形態6である半導体装置の製造において、樹脂封止体を個片化した状態を示す模式的平面図である。

【図28】

本発明の実施形態6の変形例である半導体装置の製造工程中のモールディング 工程において、成形金型にリードフレームを位置決めした状態を示す模式的断面 図((a)は第1のリードに沿った断面図, (b)は第2のリードに沿った断面 図)である。

【図29】

本発明の実施形態7である半導体装置の内部構造を示す模式的断面図((a)は第1のリードに沿った断面図,(b)は第2のリードに沿った断面図)である。

【図30】

本発明の実施形態 8 である半導体装置の内部構造を示す模式的断面図((a) は第1のリードに沿った断面図, (b) は第2のリードに沿った断面図) である。

【図31】

本発明の実施形態 9 である半導体装置の内部構造を示す模式的断面図 ((a) は第1のリードに沿った断面図, (b) は第2のリードに沿った断面図) である

【図32】

本発明の実施形態10である半導体装置の内部構造を示す模式的断面図 ((a) は第1のリードに沿った断面図, (b) は第2のリードに沿った断面図)である。

【図33】

本発明の実施形態11である半導体装置の内部構造を示す模式的断面図((a) は第1のリードに沿った断面図, (b) は第2のリードに沿った断面図)である。

【図34】

本発明の実施形態12である半導体装置の内部構造を示す模式的断面図((a))は第1のリードに沿った断面図,(b)は第2のリードに沿った断面図)である。

【図35】

本発明の実施形態13である半導体チップの模式的断面図である。

【図36】

本発明の実施形態13である半導体チップの製造に用いられる半導体ウエハの 模式的平面図である。

【図37】

本発明の実施形態13である半導体チップの製造に用いられるスペーサ用ウエ ハの模式的平面図である。

【図38】

本発明の実施形態13である半導体チップの製造工程を示す模式的断面図((A),(B))である。

【図39】

本発明の実施形態13である半導体チップの製造工程を示す模式的断面図((A),(B),(C))である。

【図40】

本発明の実施形態14である半導体チップの製造工程を示す模式的断面図((

A), (B), (C)) である。

【図41】

本発明の実施形態 1 4 である半導体チップの製造工程を示す模式的断面図 ((A), (B), (C)) である。

【図42】

本発明の実施形態14である半導体チップの製造工程を示す模式的断面図((A),(B))である。

【図43】

本発明の実施形態 15 である半導体チップの製造工程を示す模式的断面図 ((A), (B), (C)) である。

【図44】

本発明の実施形態16である半導体装置の内部構造を示す模式的断面図である

【図45】

本発明の実施形態 1 6 である半導体装置の製造工程を示す模式的断面図 ((A)) はチップ搭載工程, (B) はワイヤボンディング工程) である。

【図46】

本発明の実施形態 1 6 である半導体装置の製造工程を示す模式的断面図 ((A)) はチップ搭載工程, (B) はワイヤボンディング工程) である。

【図47】

本発明の実施形態17である半導体装置の内部構造を示す模式的断面図である

【図48】

本発明の実施形態 1 7 である半導体装置の製造工程を示す模式的断面図 ((A)) はチップ搭載工程, (B) はワイヤボンディング工程) である。

【図49】

本発明の実施形態 1 7 である半導体装置の製造工程を示す模式的断面図 ((A)) はチップ搭載工程, (B) はワイヤボンディング工程) である。

【符号の説明】

2…半導体チップ、3…ボンディングパッド、4…接着材、5,5a,5b… リード、6,6a,6b…外部端子、7…ボンディングワイヤ、8…樹脂封止体、9…半田層、

10…支持体(ダイパッド、タブ)、11,11a,11b,11c,11d,11e…スペーサ、12…接着材、13a,13b…シート、14…半導体チップ、15…突起状電極、

LF…リードフレーム、20…支持体(フレーム本体)、21…外枠、22… 内枠、23…製品形成領域、


25…成形金型、25a…上型、25b…下型、26…キャビティ(樹脂充填 部)、27a、27b…ヒートステージ、28…凹部、

30…成形金型、30a…上型、30b…下型、31…キャビティ(樹脂充填部)、


- 40…半導体ウエハ、41…分離領域、42…チップ形成領域、
- 45…スペーサ用ウエハ、46…分離領域、47…スペーサ形成領域、
- 50…レジスト膜、51…マスク、52…スペーサ用マスク、53…絶縁層、
- 5 4 …マスク、5 5 …絶縁層、
 - 60…半導体装置、61…半導体チップ、62…接着材、
 - 64…半導体装置、65…配線基板、66…接続部、67…電極(ランド)、
- 68…突起状電極。

【書類名】 図面

【図1】




【図2】




【図3】







【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




[図18]




【図19】




【図20】




【図21】




【図22】




【図23】




【図24】




【図25】




【図26】




【図27】




【図28】




【図29】




【図30】









【図32】



【図33】




【図34】




【図35】

図35




【図36】

図36




【図37】


図37




【図38】




【図39】




【図40】




【図41】




【図42】




【図43】




【図44】




【図45】



【図46】




【図47】




巡47

【図48】

¥,



【図49】



【書類名】

要約書

【要約】

【課題】 半導体装置の実装信頼性の向上を図る。

【解決手段】 樹脂封止体の裏面からリードの一部を露出することによって得られる外部端子を有する半導体装置において、

前記リードの一端部を半導体チップの裏面に固定し、かつ、前記半導体チップの外側に位置する前記リード部分と前記半導体チップの電極とをワイヤで接続する。

【選択図】 図7

認定・付加情報

特許出願の番号

特願2003-141911

受付番号

5 0 3 0 0 8 3 5 2 7 3

書類名

特許願

担当官

第五担当上席 0094

作成日

平成15年 5月21日

<認定情報・付加情報>

【提出日】

平成15年 5月20日



特願2003-141911

出願人履歴情報

識別番号

[503121103]

1. 変更年月日 [変更理由] 住 所

氏 名

2003年 4月 1日

新規登録

東京都千代田区丸の内二丁目4番1号

株式会社ルネサステクノロジ